



第5章 时序逻辑电路

5.1 时序逻辑电路概述

1. 时序逻辑电路的基本概念


时序逻辑电路：电路在任何时候的**输出稳定值**，不仅与该时刻的**输入信号**有关，而且与该时刻**电路的状态**，即与以往输入信号都有关。

时序逻辑电路简称时序电路，它是数字系统的核心。





2. 时序逻辑电路的结构模型



3. 时序逻辑电路的描述方法

(1) 逻辑方程

输出方程: $Z(t_n) = F[X(t_n), Q(t_n)]$

驱动方程: $W(t_n) = G[X(t_n), Q(t_n)]$

状态方程: $Q(t_{n+1}) = H[W(t_n), Q(t_n)]$

其中, $Q(t_n)$ 为原状态, 记为 Q^n ; $Q(t_{n+1})$ 为新状态, 记为 Q^{n+1} 。



输出方程: $Z(t_n) = F[X(t_n), Q(t_n)]$

驱动方程: $W(t_n) = G[X(t_n), Q(t_n)]$

状态方程: $Q(t_{n+1}) = H[W(t_n), Q(t_n)]$

时序电路具有以下主要特征:

- 时序电路由组合电路和存储电路组成;
- 时序电路的状态与时间因素相关, 即时序电路在任一时刻的状态变量不仅是输入信号的函数, 而且还是电路以前状态的函数, 并由当前输入变量和状态决定电路的下一状态;
- 时序电路的输出信号由输入信号和电路状态共同决定。



(2) 状态表

状态表是反映时序电路输出、新状态和输入、原状态之间对应关系的表格。


输入	原状态	新状态	输出
X	Q^n	Q^{n+1}	Z

原状态 \ 输入	X	
	Q^n	Q^{n+1}/Z
		新状态/ 输出




(3) 状态图

状态图是反映电路的状态数、状态转换规律及相应输入、输出取值的几何图形，例如：



(4) 时序图(定时波形图)





4. 时序逻辑电路的分类

(1) 按存储电路中存储单元状态改变的特点分类

同步时序电路；异步时序电路

(2) 按输出信号的特点分类

米里(Mealy)型：输出信号不仅仅取决于存储电路的状态，而且还取决于外部输入信号。

摩尔(Moore)型：输出信号仅仅取决于存储电路的状态，而和该时刻的外部输入信号无关。

(3) 按时序电路的逻辑功能分类


计数器、寄存器、移位寄存器、序列信号发生器等



■ 存储电路

存储电路由**存储器件**组成，能存储一位二值信号的器件称为**存储单元电路**。存储单元电路大多是**双稳态**电路。

最基本的双稳态存储单元电路是由**两个非门**组成的**反馈回路**：



- 如果 **Q 为0**，即 u_{I2} 为0，经过 G_2 非门后输出端 **$\bar{Q}$ 为1**，也就是 u_{I1} 为1，经过 G_1 非门后又保证了**输出端 Q 为0**。即电路能自行保持在 **$Q=0$ 、 $\bar{Q}=1$** 的状态，形成一种**稳定状态**。
- 反之，若 **$Q=1$ 、 $\bar{Q}=0$** ，则形成另一种**稳定状态**。



双稳态电路特点


- (1) 具有**两个稳定状态**，用0和1表示，在无外信号作用时，电路长期处于某个稳定状态，这两个稳定状态可用来表示一位二进制代码。
- (2) 它有一个或多个输入端，在外加信号激励下，可使电路**从一个状态转换成另一个状态**。

两类存储单元电路


- (1) **锁存器**：直接由**激励信号**控制电路状态的存储单元。
- (2) **触发器**：除激励信号外，还包含一个称为时钟的控制信号输入端，**激励信号**和**时钟**一起控制电路的状态。



■ 锁存器工作波形示意图：（设初态为0）



■ 触发器工作波形示意图：（设初态为0）






5.2 锁存器

5.2.1 普通锁存器

1. RS 锁存器的电路结构及逻辑符号



两个输入端(激励端):

S_D : 置位端(置1端)

R_D : 复位端(置0端)



定义: $Q=0$ 、 $\bar{Q}=1$ 为0状态; $Q=1$ 、 $\bar{Q}=0$ 为1状态。



2. RS 锁存器的逻辑功能分析

设：电路的原状态表示为 Q^n ，新状态表示为 Q^{n+1} 。


(1) $S_D=0$ 、 $R_D=0$ (无激励信号)，有下列两种情况：



结论： $Q^{n+1}=Q^n$




(2) $S_D=0$ 、 $R_D=1$ (置0信号有效):



结论: $Q^{n+1}=0$


这时如将 R_D 的激励信号去除, 即 R_D 由1变为0:



电路将维持为0状态




(3) $S_D=1$ 、 $R_D=0$ (置1信号有效):



结论: $Q^{n+1}=1$


这时如将 S_D 的激励信号去除, 即 S_D 由1变为0:




电路将维持为1状态



(4) $S_D=1$ 、 $R_D=1$ (置0、置1同时信号有效):



作用时



两个激励信号消失后

一般情况下， $S_D=R_D=1$ 应禁止使用。

RS锁存器的约束条件： $S_DR_D=0$ 。



3. RS锁存器的功能描述

(1) 特性表


(2) 特性方程

S_D	$R_D Q^n$			
	00	01	11	10
0	0	1	0	0
1	1	1	×	×

S_D	R_D	Q^n	Q^{n+1}	
0	0	0	0	} 保持
0	0	1	1	
0	1	0	0	} 置0
0	1	1	0	
1	0	0	1	} 置1
1	0	1	1	
1	1	0	×	} 禁止
1	1	1	×	


$$\begin{cases} Q^{n+1} = S_D + \bar{R}_D Q^n \\ S_D R_D = 0 \end{cases}$$

(3) 状态图







(4) RS锁存器工作波形图（设初态为0）





■ 由与非门构成的RS锁存器:



$\overline{S}_D$	$\overline{R}_D$	Q^n	Q^{n+1}	
0	0	0	×	} 禁止
0	0	1	×	
0	1	0	1	} 置1
0	1	1	1	
1	0	0	0	} 置0
1	0	1	0	
1	1	0	0	} 保持
1	1	1	1	

$\overline{S}_D$	$\overline{R}_D Q^n$			
	00	01	11	10
0	×	×	1	1
1	0	0	1	0

$$\begin{cases} Q^{n+1} = S_D + \overline{R}_D Q^n \\ S_D R_D = 0 \end{cases}$$



4. RS 锁存器的 Verilog 描述

```
module Vrrslatch(R,S,Q,QB);  
    input R,S;  
    output reg Q,QB;  
  
    always @ (R,S)  
        if ((S==0)&&(R==1))    Q<=0;  
        else  
            if ((S==1)&&(R==0))    Q<=1;  
            else  
                if ((S==0)&&(R==0))    Q<=Q;  
    always @ (Q)  
        QB<=~Q;  
endmodule
```




5.2.2 门控锁存器

1. 门控RS锁存器


在RS锁存器的基础上，加**控制信号**，使锁存器状态转换的时间，受控制信号的控制。

(1) 门控 RS 锁存器的电路结构及逻辑符号





(2) 门控 RS 锁存器的逻辑功能分析



当 $C=0$ 时: $R_D=S_D=0$, 锁存器状态保持不变。

当 $C=1$ 时: 门控 RS 锁存器功能和 RS 锁存器完全相同;



(3) 门控 RS 锁存器的逻辑功能描述

①门控RS锁存器特性方程:


$$\begin{cases} Q^{n+1} = S + \bar{R}Q^n \\ SR = 0 \end{cases} \quad C=1 \text{ 时成立}$$

② 门控RS锁存器特性表:

C	S	R	Q^n	Q^{n+1}
0	×	×	×	Q^n
1	0	0	0	0
1	0	0	1	1
1	0	1	0	0
1	0	1	1	0
1	1	0	0	1
1	1	0	1	1
1	1	1	0	×
1	1	1	1	×



③ 门控RS锁存器工作波形图：(设初态为0)







2. 门控 D 锁存器


能将呈现在激励输入端的单路数据D存入交叉耦合结构的锁存器单元中。

(1) 门控 D 锁存器的电路结构及逻辑符号





(2) 门控 D 锁存器的逻辑功能分析



- ① 当 $C=0$ 时, $\overline{R}_D = \overline{S}_D = 1$, 电路处于保持状态;
- ② 当 $C=1$ 时, $\overline{R}_D = D$, $\overline{S}_D = \overline{D}$, 电路的新状态为 $Q^{n+1} = D$ 。




(3) 门控 D 锁存器的逻辑功能描述

① D锁存器特性方程($C=1$): $Q^{n+1}=D$

② D锁存器特性表($C=1$):


D	Q^n	Q^{n+1}
0	0	0
0	1	0
1	0	1
1	1	1

③ 状态图($C=1$):





④ D锁存器工作波形图：（设初态为0）



■ 可以看到：当控制信号C有效时，激励信号若发生多次变化，锁存器Q状态也可能发生多次变化，从而就有可能因其瞬态特性不稳定而产生振荡。



(4) 门控 D 锁存器的 Verilog 描述

```
module Vrdlatchc(C,D,Q,QB);  
  input C,D;  
  output reg Q,QB;  
  
  always @(C,D)  
    if (C==1) Q<=D;  
    else Q<=Q;  
  always @(Q)  
    QB<=~Q;  
endmodule
```



5.2.3 集成锁存器

表 5.3 部分常用集成锁存器

型 号	集成器件数	功能说明
7475	4	门控 D 锁存器
74116	2	四位门控 D 锁存器, 有 $\overline{R_D}$ 和双使能控制端
74279	4	低电平有效 RS 锁存器
74LS373	1	八位 D 锁存器, 三态输出
74LS375	4	门控 D 锁存器



5.3 触发器

利用一个称为“**时钟**”的特殊**定时控制信号**去限制存储单元状态的**改变时间**，具有这种特点的存储单元电路称为触发器（FF: Flip-Flop）。

触发器只在时钟发生跳变（**上升沿或下降沿**）期间接收输入信号（**要求跳变极短时间内输入信号保持稳定**），并使输出状态发生改变，且一个时钟周期内电路的状态最多只改变一次，有效地避免了空翻现象的发生，提高了其抗干扰能力。



触发器分类

依据电路结构分为：主从结构触发器、维持阻塞触发器、利用传输延迟的触发器。

依据电路功能分为：**D**触发器、**RS**触发器、**JK**触发器、**T**触发器、**T'**触发器。



依据触发方式分为：上升沿触发器、下降沿触发器。



5.3.1 D触发器

1. 主从D 触发器

(1) 电路结构



(2) 工作原理

当CLK=0时，主锁存器被选通， $Q_m=D$ ，从锁存器保持原态；

当CLK由0转换到1时，主锁存器保持原态，从锁存器被选通， $Q=Q_m$ 。



特性方程： $Q^{n+1}=D$



■ 目前在CMOS集成触发器中主要采用下列电路结构：

CMOS边沿D触发器由CMOS传输门构成，属主从结构但具有边沿触发器的特点。


电路结构



由图可知，当 $CLK=0$ 时， TG_1 和 TG_4 导通， TG_2 和 TG_3 截止；当 $CLK=1$ 时， TG_1 和 TG_4 截止， TG_2 和 TG_3 导通。



工作原理



当 $CLK=0$ 时， TG_1 和 TG_4 导通， TG_2 和 TG_3 截止。


$Q_m = D$; Q 经 TG_4 回路保持原态。



当CLK由0变成1时， TG_2 和 TG_3 导通， TG_1 和 TG_4 截止。

Q_m 经 TG_2 保持CLK上升沿到来前一瞬间时的D信号；

$\overline{D}$ 经 TG_3 再经非门送到输出Q端。



可见，这种形式的触发器属于上升边沿触发的D触发器。



(3) 功能描述

特性方程：

$$Q^{n+1} = D$$


主从D触发器特性表：

CLK	D	Q^n	Q^{n+1}
×	×	×	Q^n
↑	0	0	0
↑	0	1	0
↑	1	0	1
↑	1	1	1

“↑”表示上升沿触发





定时波形图（设初始状态为0）





2. 维持阻塞边沿D触发器

(1) 电路结构与逻辑符号






(2) 工作原理

① 异步清零


② 异步置1

a. CLK=0

b. CLK=1



③ 如 $\overline{S}_D = \overline{R}_D = 1$, 并 $CLK=0$: 由于 $M=N=1$, 所以Q状态保持不变。



$Q^n=1$ 的情况


$Q^n=0$ 的情况

注意：在该时刻，D的改变不会使输出状态变化。

▲ $CLK=0$, $M=1$, $N=1$, Q状态保持不变



④ CLK由0变为1，
在这一短时间内，
D=0 保持不变，则
有：




$$Q^{n+1}=D=0$$

▲ CLK=0, M=1, N=1, Q状态保持不变

▲ CLK= $\uparrow$, D=0, M=1, N=0, $Q^{n+1}=D=0$



⑤ CLK由0变为1,
在这一短时间内,
D=1保持不变, 则
有:




$$Q^{n+1}=D=1$$

▲ CLK=0, M=1, N=1, Q状态保持不变

▲ CLK= $\uparrow$, D=1, M=0, N=1, $Q^{n+1}=D=1$


⑥在CLK=1期间，如D发生变化，即由0变为1



由于图中**红线**的作用，
电路输出状态**保持不变**。

- ▲ CLK=0, M=1, N=1, Q状态保持不变
- ▲ CLK= $\uparrow$, D=0, M=1, N=0, $Q^{n+1}=D=0$
- ▲ CLK=1, D=0 $\rightarrow$ 1, 由于N=0, Q状态保持不变

⑦在CLK=1期间，如D发生变化，即由1变为0



由于和M端连接的蓝线的作用，使输出保持不变。

▲ CLK=0, M=1, N=1, Q状态保持不变

▲ CLK= $\uparrow$, D=1, M=0, N=1, $Q^{n+1}=D=1$

▲ CLK=1, D=1 $\rightarrow$ 0, 由于M=0, Q状态保持不变




(3) 维持阻塞边沿D触发器特性表和工作波形图

CLK	$\overline{S}_D$	$\overline{R}_D$	D	Q^n	Q^{n+1}
×	0	1	×	×	1
×	1	0	×	×	0
↑	1	1	0	0	0
↑	1	1	0	1	0
↑	1	1	1	0	1
↑	1	1	1	1	1

“↑”表示上升沿触发

当 $\overline{S}_D=1$ 时波形图:





(4) D 触发器的 Verilog描述



例：带异步置0和异步置1功能的D触发器的Verilog程序代码

```
module Vrdffrs(RD,SD,CLK,D,Q,QB);  
    input RD,SD,CLK,D;  
    output reg Q,QB;  
    always @ (posedge CLK or negedge RD or negedge SD)  
    begin  
        if (!RD && SD)  
            Q<=0;  
        else  
            if (RD && !SD)  
                Q<=1;  
            else  
                Q<=D;  
        end  
    always @ (Q)  
        QB<=~Q;  
endmodule
```




5.3.2 JK 触发器

(1) JK触发器的一种结构和逻辑符号





(2) 功能描述




- ① 电路以D触发器为核心，故不存在约束条件。
- ② $D = J\bar{Q}^n + \bar{K}Q^n$ ，所以 $Q^{n+1} = D = J\bar{Q}^n + \bar{K}Q^n$ 。
- ③ 由电路可见，CLK是经一个非门送入D触发器，所以这种结构的JK触发器为CLK下降沿到达时改变状态。



④ 根据特性方程 $Q^{n+1} = J\bar{Q}^n + \bar{K}Q^n$ ，容易求得特性表：


CLK	J	K	Q^n	Q^{n+1}	CLK	J	K	Q^n	Q^{n+1}
×	×	×	×	Q^n	↓	1	0	0	1 置
↓	0	0	0	0 保持	↓	1	0	1	1 “1”
↓	0	0	1	1 保持	↓	1	1	0	1 翻
↓	0	1	0	0 置	↓	1	1	1	0 转
↓	0	1	1	0 “0”					

⑤ 状态图






⑥ 边沿JK触发器工作波形图




逻辑符号





- 带异步清零、置1端并具有多驱动输入的JK触发器。



$\bar{S}_D$: 异步置1 端


$\bar{R}_D$: 异步清零端

$$J = J_1 \cdot J_2$$

$$K = K_1 \cdot K_2$$



■ 带异步清零、置1端的边沿JK触发器定时波形 ($\overline{S}_D = 1$)





(3) JK 触发器的 Verilog描述

例：上升沿JK触发器的Verilog程序代码

```
module Vrkff(CLK,J,K,Q,QB);  
  input CLK,J,K;  
  output reg Q,QB;
```

```
  always @ (posedge CLK)
```

```
    case({J,K})
```

```
      2'b00:Q<=Q;
```

```
      2'b01:Q<=0;
```

```
      2'b10:Q<=1;
```

```
      2'b11:Q<=~Q;
```

```
    endcase
```

```
  always @ (Q)
```

```
    QB<=~Q;
```


```
endmodule
```



5.3.3 其他功能的触发器

1. RS 触发器

(1) 逻辑符号及功能



特性方程


$$\begin{cases} Q^{n+1} = S + \bar{R}Q^n \\ SR = 0 \end{cases}$$

特性表

CLK	S	R	Q^n	Q^{n+1}	
×	×	×	×	Q^n	
↑	0	0	0	0	} 保持
↑	0	0	1	1	
↑	0	1	0	0	} 置0
↑	0	1	1	0	
↑	1	0	0	1	} 置1
↑	1	0	1	1	
↑	1	1	0	×	} 禁止
↑	1	1	1	×	



RS 触发器的工作波形






(2) RS触发器的 Verilog 描述

```
module Vrrsff(CLK,R,S,Q,QB);  
  input CLK,R,S;  
  output reg Q,QB;  
  
  always @ (posedge CLK)  
    if ((S==1)&&(R==0))    Q<=1;  
    else  
      if ((S==0)&&(R==1))  Q<=0;  
      else  
        if ((S==0)&&(R==0)) Q<=Q;  
  always @ (Q)  
    QB<=~Q;  
endmodule
```



2. T触发器

(1) 逻辑符号及功能



T触发器特性表

T	Q^n	Q^{n+1}
0	0	0
0	1	1
1	0	1
1	1	0

T触发器的特性归纳为： **$T=0$** ，保持； **$T=1$** ，翻转。

T触发器的特性方程为： **$Q^{n+1}=T\bar{Q}^n+\bar{T}Q^n=T\oplus Q^n$**



(2) T触发器的 Verilog 描述

```
module Vrtff(CLK,T,Q,QB);  
  input CLK,T;  
  output reg Q,QB;  
  
  always @ (posedge CLK)  
    if (T)  
      Q<=~Q;  
    else  
      Q<=Q;  
  always @ (Q)  
    QB<=~Q;  
endmodule
```




3. T'触发器

如果T触发器的输入端T接固定的高电平（即T恒等于1），则触发器状态每经过一个CLK作用后翻转一次，这样的触发器称为T'触发器。


T'触发器的特性方程: $Q^{n+1} = \overline{Q}^n$


上升沿触发的T'触发器的工作波形，设初始状态为0
（可实现二分频）





思考题： 试画出图中所示电路在8个CLK信号作用下 Q_1 、 Q_2 、 Q_3 端的输出波形（设各触发器初始状态均为0）







5.3.4 集成触发器


型 号	集成器件数	功能说明
7473 A	2	负边沿 JK 触发器, 有 $\overline{R_D}$ 端
7474	2	正边沿 D 触发器, 有 $\overline{R_D}$ 和 $\overline{S_D}$ 端
74109	2	正边沿 JK 触发器, 有 $\overline{R_D}$ 和 $\overline{S_D}$ 端
74LS112	2	负边沿 JK 触发器, 有 $\overline{R_D}$ 和 $\overline{S_D}$ 端
74S113	2	负边沿 JK 触发器, 有 $\overline{S_D}$ 端
74LS114	2	负边沿 JK 触发器, 有 $\overline{R_D}$ 和 $\overline{S_D}$ 端
74174	6	正边沿 D 触发器, 有 $\overline{R_D}$ 端
74175	4	正边沿 D 触发器, 有 $\overline{R_D}$ 端
74273	8	正边沿 D 触发器, 有 $\overline{R_D}$ 端
74276	4	负边沿 JK 触发器, 有 $\overline{R_D}$ 和 $\overline{S_D}$ 端
74LS374	8	正边沿 D 触发器, 含输出使能, 三态输出



5.4 触发器使用中的几个问题

5.4.1 触发器逻辑功能的转换

触发器逻辑功能转换示意图：



将已有触发器转换为所需触发器的功能，实际上是求转换电路，即求转换电路的函数表达式：

$$X = f_1(A, B, Q^n)$$

$$Y = f_2(A, B, Q^n)$$



1. 代数法

通过比较已有触发器和待求触发器的特性方程，求转换电路的函数表达式。

例：把JK触发器转换为D触发器。

解：已有JK触发器的特性方程为： $Q^{n+1} = J\bar{Q}^n + \bar{K}Q^n$


待求D触发器的特性方程为： $Q^{n+1} = D$

为求出转换电路的函数表达式，可将D触发器的特性方程转换为：

$$Q^{n+1} = D = D(\bar{Q}^n + Q^n) = D\bar{Q}^n + DQ^n$$

比较JK触发器的特性方程，可得：

$$J = D \quad K = \bar{D}$$







例：将**JK**触发器转换为**T**触发器。

T触发器的特性方程： $Q^{n+1} = T\bar{Q}^n + \bar{T}Q^n$

将**T**触发器和**JK**触发器特性方程 $Q^{n+1} = J\bar{Q}^n + \bar{K}Q^n$ 比较，可得 **$J=K=T$** 。



在这个电路中，由于采用的是**下降边沿**JK触发器，所以得到的**T**触发器也是**下降边沿**的。

如果 **$T=1$** ，该触发器在CP控制下只具有翻转功能，就能实现**T'**触发器的逻辑功能，即有 **$Q^{n+1} = \bar{Q}^n$** 。



2. 图表法

例：把RS触发器转换为JK触发器。

- ① 首先列出JK触发器的特性表；
- ② 根据RS触发器的特性，列出当满足JK触发器特性时S、R端应加的信号；

J	K	Q^n	Q^{n+1}	S	R
0	0	0	0	0	×
0	0	1	1	×	0
0	1	0	0	0	×
0	1	1	0	0	1
1	0	0	1	1	0
1	0	1	1	×	0
1	1	0	1	1	0
1	1	1	0	0	1



③ 写出下列两个表达式:

$$S = f_1 (J, K, Q^n)$$

$$R = f_2 (J, K, Q^n)$$

J \ KQ ⁿ	00	01	11	10
	0	×	0	0
1	1	×	0	1


$$S = J\bar{Q}^n$$

J \ KQ ⁿ	00	01	11	10
	×	0	1	×
1	0	0	1	0

$$R = KQ^n$$



转换电路图



例：试用**D触发器**和四选一MUX构成一个**多功能触发器**，其功能如下表所示。表中**L**、**T**为控制变量，**N**为数据输入变量。

L	T	N	Q^{n+1}
0	0	$\times$	Q^n
0	1	$\times$	$\overline{Q^n}$
1	0	N	N
1	1	N	$\overline{N}$




解：① 列表；

② 设 **L**、**T** 为 MUX 的地址变量，
求 MUX 的数据端输入信号；

③ 画逻辑图。

L	T	N	Q^{n+1}	D
0	0	×	Q^n	Q^n
0	1	×	$\overline{Q}^n$	$\overline{Q}^n$
1	0	N	N	N
1	1	N	$\overline{N}$	$\overline{N}$



LT	N		
	0	1	
00	Q^n	Q^n	$D_0 = Q^n$
01	$\overline{Q}^n$	$\overline{Q}^n$	$D_1 = \overline{Q}^n$
11	1	0	$D_3 = \overline{N}$
10	0	1	$D_2 = N$




5.4.2 触发器的脉冲工作特性

触发器的脉冲工作特性：指为了保证触发器可靠的动作，而对时钟脉冲、输入信号，以及它们之间的时间关系所提出的要求。

1. 输入信号的建立时间和保持时间

(1) 建立时间

为使触发器做好触发准备，要求输入信号在时钟脉冲的边沿到来之前，应该**稳定存在的最小时间**，称之为**建立时间**，用 t_{set} 表示。




**例如：TI公司生产的74LS74
双D触发器建立时间为20ns**



(2) 保持时间

为了保证触发器可靠翻转，在时钟脉冲到达后，输入信号需**维持不变的最小时间**，称之为**保持时间**，用 t_h 表示。




例如：TI公司生产的74LS74双D触发器保持时间为5ns。

2. 触发器的传输延迟时间


从时钟脉冲边沿至触发器的新状态稳定建立起来，所需要的时间叫做**传输延迟时间**。

t_{PLH} 表示输出端由低电平变为高电平的传输延迟时间；

t_{PHL} 表示输出端由高电平变为低电平的传输延迟时间。



(a) t_{PLH}



(b) t_{PHL}

例如：TI公司生产的74LS74双D触发器

t_{PLH} 的典型值为14ns； t_{PHL} 的典型值为20ns。

3. 触发器的最高时钟频率

在保证触发器可靠翻转的条件下，所允许的时钟频率有一个上限值，该上限值即为触发器的最高时钟频率，用 $f_{\text{cmax}}=1/T_{\text{cmin}}$ 表示。

例如：TI公司生产的74LS74双D触发器最高时钟频率的典型值为25MHz。




4. 触发脉冲宽度

为保证可靠触发，所要求时钟信号的最小宽度，称之为**触发脉冲宽度 t_w** ，即要求时钟脉冲的宽度不小于 t_w 。

例如：TI公司生产的74LS74双D触发器最小脉冲宽度为25ns。

综上所述，下图为CLK上升沿触发的D触发器动态特性的定时图。





5. 功耗

数字电路的功耗是指它的总功率消耗，根据该参数可以确定所需直流电源的输出容量。

例：在+5V直流电源上工作的一个D触发器，如果流经它的电流是5mA，那么功耗就是

$$P = V_{CC} \times I_{CC} = 5V \times 5mA = 25mW$$

假设某数字系统总共需要10个触发器，并且每一个触发器都耗用25mW的功率，则总功率需求是

$$P_T = 10 \times 25mW = 250mW$$

说明直流电源所需要的输出容量是250mW。


如果该数字系统也工作在+5V的直流电源上，那么电源必须提供的电流量为

$$I = 250mW / 5V = 50mA$$





5.5 锁存器和触发器应用举例

1. 消颤开关





2. 单脉冲发生器





5.6 时序逻辑电路的分析与设计

时序逻辑电路的分析方法

分析目的：所谓分析，就是由**给定电路**，来找出电路的**功能**。对时序逻辑电路而言，本质上是求**电路在不同的外部输入和当前状态条件下的输出情况和状态转换规律**。

同步时序逻辑电路和**异步**时序逻辑电路有不同的分析方法。



5.6.1 同步时序逻辑电路的分析

同步时序电路中，各触发器的动作变化是在CLK脉冲作用下同时发生的，因此，在同步电路的分析中，只要知道了在当前状态下各触发器的输入（即驱动信号），就能根据触发器的特性方程，求得电路的下一个状态，最终找到电路的状态转换规律。




■ 分析步骤:

- (1) 写出时序电路的输出方程和驱动方程（即该时序电路中组合电路部分的逻辑函数表达式）；
- (2) 将上一步所得的驱动方程代入触发器的特性方程，导出电路的状态方程；
- (3) 根据状态方程和输出方程，列出状态表；
- (4) 根据状态表画出状态图或时序图；
- (5) 由状态表或状态图(或时序图)说明电路的逻辑功能。



例：分析下列时序电路。(Moore 型时序逻辑电路)



(1) 写出驱动方程

$$D_0 = Q_0^n \cdot \bar{Q}_1^n + \bar{Q}_2^n$$

$$D_1 = Q_0^n$$

$$D_2 = Q_1^n$$

(2) 写出状态方程

$$Q_0^{n+1} = Q_0^n \cdot \bar{Q}_1^n + \bar{Q}_2^n$$

$$Q_1^{n+1} = Q_0^n$$

$$Q_2^{n+1} = Q_1^n$$




状态方程: $Q_0^{n+1} = Q_0^n \cdot \bar{Q}_1^n + \bar{Q}_2^n$ $Q_1^{n+1} = Q_0^n$ $Q_2^{n+1} = Q_1^n$

(3) 列出状态表

Q_0^n	Q_1^n	Q_2^n	Q_0^{n+1}	Q_1^{n+1}	Q_2^{n+1}
0	0	0	1	0	0
0	0	1	0	0	0
0	1	0	1	0	1
0	1	1	0	0	1
1	0	0	1	1	0
1	0	1	1	1	0
1	1	0	1	1	1
1	1	1	0	1	1

(4) 画状态图



功能:

能自启动的右
移位扭环形计
数器

[illegible]

(2) 状态方程:

$$\begin{aligned} \mathbf{Q}_0^{n+1} &= \mathbf{X}\mathbf{Q}_1^n \bar{\mathbf{Q}}_0^n + \mathbf{X}\mathbf{Q}_0^n \\ &= \mathbf{X}\mathbf{Q}_1^n + \mathbf{X}\mathbf{Q}_0^n \end{aligned}$$

$$\begin{aligned} Q_1^{n+1} &= X\bar{Q}_1^n + \overline{XQ_0^n}Q_1^n \\ &= X\bar{Q}_1^n + XQ_0^n \end{aligned}$$

$$\mathbf{J}_1 = \mathbf{X} \quad , \quad \mathbf{K}_1 = \overline{\mathbf{X} \mathbf{Q}_0^n}$$

由JK触发器的特性方程:

$$Q^{n+1} = J\bar{Q}^n + \bar{K}Q^n$$



状态方程: $Q_0^{n+1} = XQ_1^n \bar{Q}_0^n + XQ_0^n$
 $= XQ_1^n + XQ_0^n$


输出方程: $Z = XQ_0^n Q_1^n$

$$Q_1^{n+1} = X\bar{Q}_1^n + \overline{XQ_0^n}Q_1^n$$
$$= X\bar{Q}_1^n + XQ_0^n$$

(3) 状态表:

X	Q_1^n	Q_0^n	Q_1^{n+1}	Q_0^{n+1}	Z
0	0	0	0	0	0
0	0	1	0	0	0
0	1	0	0	0	0
0	1	1	0	0	0
1	0	0	1	0	0
1	0	1	1	1	0
1	1	0	0	1	0
1	1	1	1	1	1

(4) 状态图:



功能: **1111**序列检测器




5.6.2 异步时序逻辑电路的分析方法

异步时序逻辑电路分类:

■ **脉冲型**: 用脉冲的有无表示信号;


■ **电位型**: 用电位的高低表示信号。





1. 脉冲型异步时序电路的分析方法(通过举例说明)

例：试分析下列异步时序电路的逻辑功能



解：(1) 写驱动方程

$$J_0 = \overline{Q_2^n} \overline{Q_1^n} = Q_2^n + Q_1^n, \quad K_0 = 1$$

$$J_1 = K_1 = 1$$


$$J_2 = \overline{Q_1^n} \overline{Q_0^n}, \quad K_2 = 1$$



(2) 写触发器 F_0 和 F_2 的**状态方程**(由于触发器 F_0 和 F_2 是在**CLK** 脉冲作用下同步工作的，列方程时将**CLK**隐含)

$$Q_2^{n+1} = J_2 \bar{Q}_2^n + \bar{K}_2 Q_2^n = \bar{Q}_1^n \bar{Q}_0^n \bar{Q}_2^n$$

$$Q_0^{n+1} = J_0 \bar{Q}_0^n + \bar{K}_0 Q_0^n = (Q_2^n + Q_1^n) \bar{Q}_0^n$$




(3) 修正触发器 F_1 的特性方程

$$Q_1^{n+1} = (J_1 \bar{Q}_1^n + \bar{K}_1 Q_1^n) CLK_1 + Q_1^n \bar{C} \bar{L} \bar{K}_1$$

注意： CLK₁的含义为CLK₁脉冲有效

为写出 F_1 的状态方程，必须先求 CLK_1 。由电路图已知， $\bar{Q}_0$ 的负边沿(等效于 Q_0 的上升边沿)为 F_1 触发脉冲的有效边沿。





(4) 求 CLK_1

由 Q_2 、 Q_0 的状态方程

$$Q_2^{n+1} = J_2 \bar{Q}_2^n + \bar{K}_2 Q_2^n = \bar{Q}_1^n \bar{Q}_0^n \bar{Q}_2^n$$

$$Q_0^{n+1} = J_0 \bar{Q}_0^n + \bar{K}_0 Q_0^n = (Q_2^n + Q_1^n) \bar{Q}_0^n$$

Q_2^n	Q_1^n	Q_0^n	Q_2^{n+1}	Q_1^{n+1}	Q_0^{n+1}	CLK_1
0	0	0	1		0	0
0	0	1	0		0	0
0	1	0	0		1	1
0	1	1	0		0	0
1	0	0	0		1	1
1	0	1	0		0	0
1	1	0	0		1	1
1	1	1	0		0	0

$Q_1 Q_0$	00	01	11	10
Q_2				
0				1
1	1			1

$$CLK_1 = Q_2^n \bar{Q}_0^n + Q_1^n \bar{Q}_0^n$$



(5) 将驱动方程 J_1 、 K_1 和时钟方程 CLK_1 代入触发器 F_1 的特性方程，求得 F_1 的状态方程。

$$\begin{aligned} Q_1^{n+1} &= (J_1 \bar{Q}_1^n + \bar{K}_1 Q_1^n) CLK_1 + Q_1^n \overline{CLK_1} \quad (J_1 = K_1 = 1) \\ &= \bar{Q}_1^n (Q_2^n \bar{Q}_0^n + Q_1^n \bar{Q}_0^n) + Q_1^n (\bar{Q}_2^n \bar{Q}_0^n + Q_1^n \bar{Q}_0^n) \\ &= Q_2^n \bar{Q}_1^n \bar{Q}_0^n + Q_1^n Q_0^n \end{aligned}$$


根据状态方程，补齐上述状态表。

Q_2^n	Q_1^n	Q_0^n	Q_2^{n+1}	Q_1^{n+1}	Q_0^{n+1}	CLK_1
0	0	0	1	0	0	0
0	0	1	0	0	0	0
0	1	0	0	0	1	1
0	1	1	0	1	0	0
1	0	0	0	1	1	1
1	0	1	0	0	0	0
1	1	0	0	0	1	1
1	1	1	0	1	0	0



(6) 画出状态图，分析电路功能。

$Q_2Q_1Q_0$




Q_2^n	Q_1^n	Q_0^n	Q_2^{n+1}	Q_1^{n+1}	Q_0^{n+1}	CLK ₁
0	0	0	1	0	0	0
0	0	1	0	0	0	0
0	1	0	0	0	1	1
0	1	1	0	1	0	0
1	0	0	0	1	1	1
1	0	1	0	0	0	0
1	1	0	0	0	1	1
1	1	1	0	1	0	0

功能：能自启动的异步五进制减法计数器



● 波形分析法

同例：试分析下列异步时序电路的逻辑功能



解：时钟信号 $CLK_1 = \bar{Q}_0$ $CLK_0 = CLK_2 = CLK$

驱动方程 $J_0 = \bar{Q}_2^n \bar{Q}_1^n = Q_2^n + Q_1^n$, $K_0 = 1$

$$J_1 = K_1 = 1$$

$$J_2 = \bar{Q}_1^n \bar{Q}_0^n , K_2 = 1$$



时钟信号

$$\text{CLK}_1 = \overline{\text{Q}}_0$$


$$\mathbf{CLK}_0=\mathbf{CLK}_2=\mathbf{CLK}$$

驱动方程

$$J_0 = \overline{\overline{Q_2^n}} \overline{\overline{Q_1^n}} = Q_2^n + Q_1^n, K_0 = 1$$

$J_1=K_1=1$

$$J_2 = \overline{Q}_1^n \overline{Q}_0^n, \quad K_2 = 1$$



自启动特性讨论:


- (1) 当 $Q_2Q_1Q_0=101$ 时，下一个状态为000;
- (2) 当 $Q_2Q_1Q_0=110$ 时，下一个状态为001;
- (3) 当 $Q_2Q_1Q_0=111$ 时，下一个状态为010。

电路能
自启动。



状态图

$Q_2Q_1Q_0$



功能：能自启动的异步五进制减法计数器



5.6.3 同步时序逻辑电路的设计

由触发器设计同步时序逻辑电路的一般步骤：

- (1) 根据逻辑要求，建立原始状态表或原始状态图；
- (2) 利用状态化简技术，简化原始状态表，消去多余状态；
- (3) 状态分配或状态编码，即将简化后的状态用二进制代码表示；
- (4) 选择触发器类型，并根据编码后的状态表求出驱动方程和输出方程；
- (5) 检查自启动性，若在所设计电路中存在无效状态，则必须检查电路能否自启动，如果不能自启动，则需修改设计；
- (6) 画出逻辑图。



例：Mealy型时序电路设计例子：设计一个“111”序列检测器。要求：当连续输入三个或三个以上“1”时，输出为“1”，否则输出为“0”。

X: 0 1 1 0 1 1 1 0 1 1 1 1 0

Z: 0 0 0 0 0 0 1 0 0 0 1 1 0



解： (1) 建立原始状态表或状态图



S_0 : 输入0以后的状态; (即未收到一个“1”以前的状态)

S_1 : 输入一个“1”以后的状态;


S_2 : 连续输入二个“1”以后的状态;

S_3 : 连续输入三个或三个以上“1”以后的状态。

$S^n \backslash X$	0	1
S_0	$S_0/0$	$S_1/0$
S_1	$S_0/0$	$S_2/0$
S_2	$S_0/0$	$S_3/1$
S_3	$S_0/0$	$S_3/1$



S^{n+1}/Z

原始状态图





(2) 状态化简





状态 S_2 和 S_3 在相同的输入下有相同的输出，而次态也相同，称 S_2 和 S_3 两个状态等价。等价状态仅需保留一个，这里，去除 S_3 ，保留 S_2 ，可得简化状态图。



(3) 状态编码

3个状态，需要2个触发器，每个状态用2位二进制编码。



$Q_1^n Q_0^n \backslash X$	0	1
00	00/0	01/0
01	00/0	10/0
11	xx/x	xx/x
10	00/0	10/1

$Q_1^{n+1} Q_0^{n+1} / Z$



(4) 选择触发器类型，求驱动方程和输出方程

当触发器选定以后，可根据状态表，对照触发器的输入表，求出驱动方程。

四种常用触发器的输入表

Q^n	Q^{n+1}	D
0	0	0
0	1	1
1	0	0
1	1	1

Q^n	Q^{n+1}	T
0	0	0
0	1	1
1	0	1
1	1	0

Q^n	Q^{n+1}	S	R
0	0	0	×
0	1	1	0
1	0	0	1
1	1	×	0

Q^n	Q^{n+1}	J	K
0	0	0	×
0	1	1	×
1	0	×	1
1	1	×	0



本例如选用JK触发器，对照状态表和JK触发器的输入表，可列出驱动卡诺图和输出卡诺图。

$Q_1^n Q_0^n \backslash X$	0	1
00	00/0	01/0
01	00/0	10/0
11	××/×	××/×
10	00/0	10/1

$$Q_1^{n+1} Q_0^{n+1} / Z$$

Q^n	Q^{n+1}	J	K
0	0	0	×
0	1	1	×
1	0	×	1
1	1	×	0

$Q_1^n Q_0^n \backslash X$	0	1
00	0	0
01	0	0
11	×	×
10	0	1

$$Z = X Q_1^n$$

$Q_1^n Q_0^n \backslash X$	0	1
00	0	0
01	0	1
11	×	×
10	×	×

$$J_1 = X Q_0^n$$

$Q_1^n Q_0^n \backslash X$	0	1
00	×	×
01	×	×
11	×	×
10	1	0

$$K_1 = \bar{X}$$

$Q_1^n Q_0^n \backslash X$	0	1
00	0	1
01	×	×
11	×	×
10	0	0

$$J_0 = X \bar{Q}_1^n$$

$Q_1^n Q_0^n \backslash X$	0	1
00	×	×
01	1	1
11	×	×
10	×	×

$$K_0 = 1$$



也可先列出 Q_1^{n+1} 、 Q_0^{n+1} 和输出卡诺图，经化简得状态方程。
而后求输出方程和驱动方程。

$Q_1^n Q_0^n \backslash X$	0	1
00	00/0	01/0
01	00/0	10/0
11	××/×	××/×
10	00/0	10/1

$Q_1^{n+1} Q_0^{n+1} / Z$

$$Q^{n+1} = J\bar{Q}^n + \bar{K}Q^n$$

驱动方程：

$$J_1 = XQ_0^n, \quad K_1 = \bar{X}$$

$$J_0 = X\bar{Q}_1^n, \quad K_0 = 1$$

$Q_1^n Q_0^n \backslash X$	0	1
00	0	0
01	0	1
11	×	×
10	0	1

$$Q_1^{n+1} = XQ_0^n \bar{Q}_1^n + XQ_1^n$$

$Q_1^n Q_0^n \backslash X$	0	1
00	0	1
01	0	0
11	×	×
10	0	0

$$Q_0^{n+1} = X\bar{Q}_1^n \bar{Q}_0^n$$

$Q_1^n Q_0^n \backslash X$	0	1
00	0	0
01	0	0
11	×	×
10	0	1

$$Z = XQ_1^n$$



本例如选用D触发器，对照状态表和D触发器的输入表，可列出驱动卡诺图和输出卡诺图。

$Q_1^n Q_0^n \backslash X$	0	1
00	00/0	01/0
01	00/0	10/0
11	××/×	××/×
10	00/0	10/1

$Q_1^{n+1} Q_0^{n+1} / Z$

Q^n	Q^{n+1}	D
0	0	0
0	1	1
1	0	0
1	1	1

$Q_1^n Q_0^n \backslash X$	0	1
00	0	0
01	0	1
11	×	×
10	0	1

$$Q_1^{n+1} = D_1 = X(Q_0^n + Q_1^n)$$

$Q_1^n Q_0^n \backslash X$	0	1
00	0	1
01	0	0
11	×	×
10	0	0

$$Q_0^{n+1} = D_0 = X\bar{Q}_0^n \bar{Q}_1^n$$

$Q_1^n Q_0^n \backslash X$	0	1
00	0	0
01	0	0
11	×	×
10	0	1

$$Z = XQ_1^n$$



(5) 检查自启动特性

本例存在无效状态 $Q_1Q_0=11$ ，
由上面卡诺图可见：

当 $Q_1Q_0=11$ 时，


若 $X=0$ ，次态为 00 ；

当 $Q_1Q_0=11$ 时，

若 $X=1$ ，次态为 10 ；

结论：能自启动。

完整状态图：






(6) 画逻辑图

$$D_0 = X \bar{Q}_0^n \bar{Q}_1^n$$

$$D_1 = X(Q_0^n + Q_1^n)$$





思考：Moore型时序电路设计一个“111”序列检测器？

S_0 : 输入0以后的状态；(即未收到一个“1”以前的状态)

S_1 : 输入一个“1”以后的状态；


S_2 : 连续输入二个“1”以后的状态；

S_3 : 连续输入三个或三个以上“1”以后的状态。

$S^n \backslash X$	0	1	Z
S_0	S_0	S_1	0
S_1	S_0	S_2	0
S_2	S_0	S_3	0
S_3	S_0	S_3	1

S^{n+1}

原始状态图





列出 Q_1^{n+1} 、 Q_0^{n+1} 和输出卡诺图，经化简得状态方程。而后求输出方程和驱动方程。

$Q_1^n Q_0^n \backslash X$	0	1	Z
00	00	01	0
01	00	10	0
11	00	11	1
10	00	11	0

$Q_1^{n+1} Q_0^{n+1}$

$Q_1^n Q_0^n \backslash X$	0	1
00	0	0
01	0	1
11	0	1
10	0	1

$$Q_1^{n+1} = XQ_0^n \bar{Q}_1^n + XQ_1^n$$

$Q_1^n Q_0^n \backslash X$	0	1
00	0	1
01	0	0
11	0	1
10	0	1

$$Q_0^{n+1} = X\bar{Q}_0^n + XQ_1^n Q_0^n$$

$$Q^{n+1} = J\bar{Q}^n + \bar{K}Q^n$$

驱动方程:

$$J_1 = XQ_0^n, \quad K_1 = \bar{X}$$

$$J_0 = X, \quad K_0 = \bar{X}\bar{Q}_1^n$$

输出方程:

$$Z = Q_1^n Q_0^n$$


画出电路图



例：试用JK触发器设计一个可控电路：X为控制信号，当 $X=0$ 时，电路按照0，1，2，3，0，1，2，3，.....的规律做加法计数；当 $X=1$ 时，电路按照3，2，1，0，3，2，1，0，.....的规律做减法计数。（该电路称为模4可逆计数器，有关计数器的概念将在第6章中详细介绍）



解：电路有4个状态： S_0 、 S_1 、 S_2 和 S_3 ，由题意可得状态图和状态表。



$S \backslash X$	0	1
S_0	S_1	S_3
S_1	S_2	S_0
S_2	S_3	S_1
S_3	S_0	S_2

由于有四个状态，需用两个触发器，定义：

$S_0 \longrightarrow 00$

$S_1 \longrightarrow 01$

$S_2 \longrightarrow 10$

$S_3 \longrightarrow 11$

编码后的真值表

$Q_1^n Q_0^n \backslash X$	0	1
0 0	01	11
0 1	10	00
1 0	11	01
1 1	00	10



分离状态表，求出状态方程(求驱动方程的**第二种方法**)

编码后的真值表

$Q_1^n Q_0^n \backslash X$	0	1
0 0	01	11
0 1	10	00
1 0	11	01
1 1	00	10

$Q_1^{n+1} \quad Q_0^{n+1}$

$Q_1^n Q_0^n \backslash X$	0	1
0 0	0	1
0 1	1	0
1 1	0	1
1 0	1	0

Q_1^{n+1}

$Q_1^n Q_0^n \backslash X$	0	1
0 0	1	1
0 1	0	0
1 1	0	0
1 0	1	1

Q_0^{n+1}

$$\begin{aligned} Q_1^{n+1} &= \overline{Q_1^n} \overline{Q_0^n} X + \overline{Q_1^n} Q_0^n \overline{X} + Q_1^n Q_0^n X + Q_1^n \overline{Q_0^n} \overline{X} \\ &= (Q_0^n \oplus X) \overline{Q_1^n} + (\overline{Q_0^n} \oplus X) Q_1^n \end{aligned}$$

$$Q_0^{n+1} = \overline{Q_0^n}$$




对照JK触发器特性方程: $Q^{n+1} = J\bar{Q}^n + \bar{K}Q^n$

$$Q_1^{n+1} = (Q_0^n \oplus X) \bar{Q}_1^n + \overline{(Q_0^n \oplus X)} Q_1^n$$

可得: $J_1 = K_1 = Q_0^n \oplus X$

$$Q_0^{n+1} = \bar{Q}_0^n$$

可得: $J_0 = K_0 = 1$



逻辑图



※ 5.6.4 有限状态机的Verilog描述


有限状态机（Finite State Machine，简称FSM）是指输出取决于过去输入部分和当前输入部分的时序逻辑电路。

有限状态机分类：

Moore型有限状态机和**Mealy型**有限状态机




1. Moore型有限状态机的Verilog描述



Moore型有限状态机的结构框图



例：用Verilog语言设计一个如下面的状态图所示的Moore型有限状态机。






```
module Vrfsmmoore(CLK,IN,RESET,OUT);  
  input CLK,IN,RESET;  
  output[3:0] OUT;  
  reg[3:0] OUT_R;  
  reg [1:0] STATE;  
  parameter S0=2'b00,S1=2'b01,S2=2'b10,S3=2'b11;  
  
  always @(posedge CLK or posedge RESET)  
    if(RESET)  
      STATE<=S0;  
    else  
      case(STATE)  
        S0: if(IN==1) STATE<=S1;  
          else STATE<=S0;  
        S1: if(IN==0) STATE<=S2;  
          else STATE<=S1;
```



```
S2: if(IN==1) STATE<=S3;
    else STATE<=S2;
S3: if(IN==0) STATE<=S0;
    else STATE<=S3;
endcase
always @(STATE)
case(STATE)
S0: OUT_R<=4'b0000;
S1: OUT_R<=4'b1001;
S2: OUT_R<=4'b1100;
S3: OUT_R<=4'b1111;
endcase
assign OUT=OUT_R;
endmodule
```





2. Mealy型有限状态机的Verilog描述



Mealy型有限状态机的结构框图



例：用Verilog语言设计成一个Mealy型有限状态机，其状态图如下图所示。





```
module Vrfsmmealy(CLK,IN,RESET,OUT);  
  input CLK,IN,RESET;  
  output[3:0] OUT;  
  reg[3:0] OUT_R;  
  reg [1:0] STATE;  
  parameter S0=2'b00,S1=2'b01,S2=2'b10,S3=2'b11;  
  
  always @(posedge CLK or posedge RESET)  
    if(RESET)  
      STATE<=S0;  
    else  
      case(STATE)  
        S0: if(IN==1) STATE<=S1;
```



```
    else STATE<=S0;
S1: if(IN==0) STATE<=S2;
    else STATE<=S1;
S2: if(IN==1) STATE<=S3;
    else STATE<=S2;
S3: if(IN==0) STATE<=S0;
    else STATE<=S3;
endcase
always @(STATE,IN)
case(STATE)
S0: if(IN==1) OUT_R<=4'b1001;
    else OUT_R<=4'b0000;
```



```
S1: if(IN==0) OUT_R<=4'b1100;  
    else OUT_R<=4'b1001;  
S2: if(IN==1) OUT_R<=4'b1111;  
    else OUT_R<=4'b1100;  
S3: if(IN==0) OUT_R<=4'b0000;  
    else OUT_R<=4'b1111;  
endcase  
assign OUT=OUT_R;  
endmodule
```



补充：Mealy型有限状态机“111”序列检测器的Verilog HDL描述。

```
module mealy_sequ(CLRN,CLK,X,Z);
```

```
  input CLRN,CLK,X;
```

```
  output reg Z;
```

```
  reg [1:0] present_state,next_state;
```

```
  parameter S0=2'b00, S1=2'b01, S2=2'b10;
```

```
  always @(posedge CLK or negedge CLRN)
```

```
  begin
```

```
    if(!CLRN)
```

```
      begin
```


```
        Z<=0;
```

```
        present_state<=S0;
```

```
      end
```

```
    else
```


```
      if((present_state==S2)&&(X==1))
```






```
begin
  Z<=1;
  present_state<= next_state;
end
else
begin
  Z<=0;
  present_state<= next_state;
end
end
```

```
always @(*)
begin
  case(present_state)
```





```
S0: if(X= =1)
    next_state<=S1;
else
    next_state<=S0;
S1: if(X= =1)
    next_state<=S2;
else
    next_state<=S0;
S2: if(X= =1)
    next_state<=S2;
else
    next_state<=S0;
default: next_state<=S0;
endcase
end
endmodule
```






补充：Moore型有限状态机“111”序列检测器的Verilog HDL描述。

```
module moore_sequ(CLRN,CLK,X,Z);  
  input CLRN,CLK,X;  
  output reg Z;
```


```
  reg [1:0] present_state,next_state;  
  parameter S0=2'b00, S1=2'b01,  
            S2=2'b10, S3=2'b11;
```

```
  always @(posedge CLK or negedge CLRN)  
  begin  
    if(!CLRN)  
      present_state<=S0;  
    else  
      present_state<= next_state;  
    end
```






```
always @(*)
begin
  case(present_state)
    S0: if(X==1)
      next_state<=S1;
    else
      next_state<=S0;
    S1: if(X==1)
      next_state<=S2;
    else
      next_state<=S0;
    S2: if(X==1)
      next_state<=S3;
    else
      next_state<=S0;
```





```
S3: if(X==1)
    next_state<=S3;
    else
    next_state<=S0;
    default: next_state<=S0;
endcase
end

always @(*)
begin
    if(present_state==S3)
        Z<=1;
    else
        Z<=0;
    end
endmodule
```





第5章 小结

- 存储电路：锁存器、触发器

- RS: $Q^{n+1} = S + \bar{R}Q^n$, $SR = 0$

- D: $Q^{n+1} = D$

- JK: $Q^{n+1} = J\bar{Q}^n + \bar{K}Q^n$

- T: $Q^{n+1} = T \oplus Q^n = T\bar{Q}^n + \bar{T}Q^n$

- T': $Q^{n+1} = \bar{Q}^n$

- 触发器逻辑功能的转换

- 锁存器与触发器应用举例

- 时序逻辑电路的分析方法

- 写出三组方程、列出状态表、画出状态图、说明逻辑功能

- 时序逻辑电路的设计方法